當(dāng)?shù)貢r間4月23日，臺積電在美國召開了“2025年北美技術(shù)研討會”。臺積電本次會議介紹了先進(jìn)的技術(shù)發(fā)展和行業(yè)挑戰(zhàn)和機(jī)遇，重點(diǎn)分析了半導(dǎo)體技術(shù)升級、先進(jìn)的工藝路線圖、下一代節(jié)點(diǎn)驗(yàn)證和晶體管架構(gòu)和材料創(chuàng)新，旨在支持未來的智能計算基礎(chǔ)設(shè)施。

下面是本次會議的重點(diǎn)內(nèi)容。

AI和半導(dǎo)體市場

據(jù)臺積電發(fā)布的最新消息，半導(dǎo)體產(chǎn)業(yè)正進(jìn)入前所未有的擴(kuò)張階段，預(yù)計到2030年，全球半導(dǎo)體市場將達(dá)到1億美元。促進(jìn)這種增長最重要的因素是高性能計算（HPC）和人工智能（AI）應(yīng)用爆發(fā)式發(fā)展。

上面的圖表顯示了臺積電的預(yù)測，到2030年，HPCAI將占全球半導(dǎo)體市場的45%，成為主導(dǎo)應(yīng)用平臺。其次是智能手機(jī)，占25%；15%的汽車電子占15%；物聯(lián)網(wǎng)占10%；其他領(lǐng)域占5%。這種市場結(jié)構(gòu)的變化表明，半導(dǎo)體市場正在從以移動終端需求為中心的創(chuàng)新驅(qū)動模式轉(zhuǎn)變?yōu)橐訟I和高吞吐量計算工作負(fù)載為核心的創(chuàng)新驅(qū)動模式。

如何快速加快AI驅(qū)動的應(yīng)用對半導(dǎo)體的需求？這種增長從數(shù)據(jù)中心的AI加速器擴(kuò)展到AI個人電腦、AI智能手機(jī)、增強(qiáng)現(xiàn)實(shí)/虛擬現(xiàn)實(shí)。（AR/XR）機(jī)器人出租車和人形機(jī)器人等設(shè)備，以及更長期的應(yīng)用。這類應(yīng)用不僅數(shù)量不斷增加，而且結(jié)構(gòu)復(fù)雜性也不斷提高。

具體來說，預(yù)計到2029年，AI個人計算機(jī)的出貨量將達(dá)到2.8億臺，預(yù)計到2025年，AI智能手機(jī)的出貨量將超過10億部。預(yù)計到2028年，AR/XR設(shè)備的出貨量將達(dá)到5000萬臺。

此外，預(yù)計到2030年，機(jī)器人出租車和人形機(jī)器人等下一代應(yīng)用每年將需要250萬個高性能芯片。這些數(shù)據(jù)表明，未來的芯片不僅要有更高的計算性能，還要在能源效率、系統(tǒng)級集成、封裝密度等方面取得突破。

臺積電認(rèn)為，這些新的AI驅(qū)動應(yīng)用將大大增加芯片的復(fù)雜性，對更密切的集成提出更高的要求，促進(jìn)工藝創(chuàng)新，最終為半導(dǎo)體行業(yè)的新一輪增長增加動力。在臺積電看來，這是實(shí)現(xiàn)半導(dǎo)體行業(yè)1億美元愿景的基本途徑。

先進(jìn)工藝技術(shù)：N3、N2、A16、A14

N3

當(dāng)前，臺積電的N3系列(即3nm工藝)已經(jīng)包含了已經(jīng)量產(chǎn)的N3和N3E，并且計劃后續(xù)推出N3P。、N3X、N3A和N3C版本。

臺積電透露，本公司計劃于2024年第四季度開始生產(chǎn)基于N3P(第三代3納米)性能強(qiáng)化生產(chǎn)技術(shù)的芯片。N3P是N3E的后續(xù)產(chǎn)品，主要用于客戶端和數(shù)據(jù)中心應(yīng)用，需要提升性能，保留3納米IP。

N3P是N3E的一種光學(xué)微縮工藝，它保留了設(shè)計規(guī)則和IP兼容性，同時在相同的漏電流下提高了5%的性能，或者在相同的頻率下降低了5%到10%的功耗，而在典型的邏輯、SRAM和模擬模塊混合設(shè)計中，晶體管密度提高了4%。由于N3P密度增益來源于優(yōu)化的光學(xué)器件，它可以更好地擴(kuò)展整個芯片結(jié)構(gòu)，特別有利于SRAM的高性能設(shè)計的廣泛應(yīng)用?，F(xiàn)在N3P已經(jīng)投入生產(chǎn)，所以這家公司現(xiàn)在正在為其主要客戶開發(fā)基于該研究的商品。

N3X有望在相同的功率下提高5%的最大性能，或者在相同的頻率下降低7%的功耗。但是，與N3P相比，N3X的主要優(yōu)點(diǎn)是它支持高達(dá)1.2V的電壓(對于3nm級技術(shù)來說，這是一個極限值)，這將提供絕對最大頻率的應(yīng)用程序(即客戶端CPU)。(Fmax)。Fmax的代價是：漏電功率高達(dá)250%-因此，芯片開發(fā)者在構(gòu)建基于N3X且電壓為1.2V的設(shè)計時必須小心。N3X芯片有望在今年下半年實(shí)現(xiàn)量產(chǎn)。

臺積電路線圖有一些細(xì)微的變化。線路圖已經(jīng)延長到2028年，N3C和A14都有所提升。N3C是一個壓縮版本，這意味著良率學(xué)習(xí)曲線已經(jīng)到了進(jìn)一步優(yōu)化工藝密度的階段。

臺積電會披露了下一代芯片制造技術(shù)的進(jìn)展。公司預(yù)計今年下半年將開始量產(chǎn)N2芯片。這是臺積電第一次使用全圍欄。（GAA）生產(chǎn)納米片晶體管技術(shù)。

N2

作為臺積電的全新生產(chǎn)工藝，N2(即2nm工藝)采用納米片或圍欄極設(shè)計。N2可以在相同的功耗下實(shí)現(xiàn)10%-15%的速度提升，也可以在相同的速度下降低20%-30%的功耗。

N2技術(shù)的性能比現(xiàn)有的N3E技術(shù)提高了10%-15%，耗電量降低了25%-30%，晶體管密度提高了15%。臺積電還表示，N2的晶體管性能接近預(yù)期效果，256Mb SRAM模塊的平均良率超過90%。隨著N2逐步進(jìn)入大規(guī)模生產(chǎn)階段，其工藝成熟度將進(jìn)一步提高。臺積電估計，在智能手機(jī)和高性能計算應(yīng)用的推動下，2nm技術(shù)的流片數(shù)量在投產(chǎn)初期將超過3nm和5nm技術(shù)。

另外，臺積電繼續(xù)遵循其技術(shù)改進(jìn)策略，推出N2P作為N2系列的延伸。在N2的基礎(chǔ)上，N2P進(jìn)一步優(yōu)化了性能和功耗，計劃于2026年投入生產(chǎn)。臺積電將在N2之后進(jìn)入A16(即1.6)nm）節(jié)點(diǎn)。

A16

超級電軌架構(gòu)，又稱背面供電技術(shù)，是A16技術(shù)的關(guān)鍵技術(shù)特征之一。該技術(shù)可以釋放更多的正面布局空間，從而提高芯片的邏輯密度和整體效率，從而將供電網(wǎng)絡(luò)移至晶圓背面。根據(jù)臺積電的說法，與N2P相比，A16可以在相同的電壓和設(shè)計條件下提高8%-10%的性能；在相同的次數(shù)和晶體管數(shù)量下，功耗可以降低15%-20%，密度可以提高1.07-1.10倍。

臺積電特別指出，A16技術(shù)特別適用于高性能計算，信號路由復(fù)雜，供電網(wǎng)絡(luò)集中。（HPC）商品。按計劃，2026年下半年，A16將開始大規(guī)模生產(chǎn)。

A14

全新A14工藝技術(shù)的推出是本次研討會的一大亮點(diǎn)。A14工藝是基于第二代GAA晶體管技術(shù)(NanoFLEX晶體管架構(gòu))的重大突破，基于臺積電領(lǐng)先行業(yè)的N2(2nm)工藝，提供更快的運(yùn)算和更好的能源效率。（AI）轉(zhuǎn)型，還有望增強(qiáng)端側(cè)AI功能，加強(qiáng)智能手機(jī)等應(yīng)用。A14預(yù)計將于2028年開始大規(guī)模生產(chǎn)，到目前為止進(jìn)展順利，良率表現(xiàn)優(yōu)于預(yù)期。

先進(jìn)封裝與系統(tǒng)集成創(chuàng)新

先進(jìn)封裝領(lǐng)域 ， 臺積電 還發(fā)布了許多重要信息。

臺積電推出了包括CoWoSoSoSoWoSoSoSoc在內(nèi)的3DFabric平臺，這是一套全面的2.5D和3D集成技術(shù)。（Chip-on-Wafer-on-Substrate，晶片上芯片再到基板)、InFO（Integrated Fan-Out，集成式風(fēng)扇)和SoIC（System on Integrated Chips，集成芯片系統(tǒng))。該平臺旨在克服傳統(tǒng)單片設(shè)計的擴(kuò)展限制，支持基于小芯片、高帶寬內(nèi)存集成和異構(gòu)系統(tǒng)改進(jìn)的結(jié)構(gòu)。

左邊是堆疊或芯片級/晶圓級集成的選項(xiàng)。SoIC-選擇微凸塊技術(shù)，可以將間隔降低到16μm。采用無沉孔技術(shù)（SoIC-X），可以達(dá)到幾微米的距離。臺積電最初選擇9μm工藝，目前已投入6個投資μM量產(chǎn)，并進(jìn)一步改進(jìn)，從而實(shí)現(xiàn)類似單片的集成密度。

對2.5/3D集成，有許多選擇。晶圓芯片(CoWoS)該技術(shù)不僅支持普通硅中介層，還支持CoWoS-L，后一種是利用有機(jī)中介層與局部硅橋進(jìn)行高密度連接。CoWos-R提供純有機(jī)中介層。

集成扇出(InFO)技術(shù)在2016年首次應(yīng)用于移動應(yīng)用。這個平臺現(xiàn)在已經(jīng)擴(kuò)展到支持汽車應(yīng)用。

自2020年以來，臺積電晶圓系統(tǒng)集成技術(shù)（InFO-SoW）在Cerebras和特斯拉等公司的尖端產(chǎn)品中得到了成功的應(yīng)用，其中特斯拉Dojo超級計算機(jī)配備的晶圓級Cpu是該技術(shù)的標(biāo)志性產(chǎn)品。晶圓級設(shè)計通過直接在整個硅晶圓上構(gòu)建Cpu，實(shí)現(xiàn)了前所未有的核心間通信速度、性能密度和能效。但其復(fù)雜性和成本也相應(yīng)增加，限制了廣泛應(yīng)用。

還有更新的晶圓系統(tǒng)(TSMC-SoW)封裝。該技術(shù)將集成規(guī)模擴(kuò)展到晶圓級別。其中之一就是先芯片(SoW-P)方法，將芯片放在晶圓上，然后構(gòu)建集成RDL將芯片連接在一起。另外一個是后芯片(SoW-X)方法，即先在晶圓級建立中介層，然后將芯片放在晶圓上。最終實(shí)現(xiàn)了比標(biāo)準(zhǔn)光罩尺寸大40倍的設(shè)計方法。

臺積電的SoIC(集成芯片系統(tǒng))技術(shù)在持續(xù)摩爾定律中起著關(guān)鍵作用。它采用基于小芯片的結(jié)構(gòu)，結(jié)合高密度3D異構(gòu)集成，而不是傳統(tǒng)的單片縮放。SoIC作為臺積電3DFabric平臺的基石之一，實(shí)現(xiàn)了無基板3D堆疊，允許不同節(jié)點(diǎn)、功能和材料的裸片通過高密度連接進(jìn)行垂直集成。

臺積電提供的圖表還展示了當(dāng)今典型的人工智能加速器應(yīng)用程序，該應(yīng)用程序通過硅中介層將單片SoC和HBM存儲器集成在一起。

臺積介紹了其他一系列高性能集成解決方案，包括N12和N3工藝邏輯基礎(chǔ)裸晶，用于HBM4。（Base Die）、SiPh硅光子整合采用COUPE緊湊通用光子發(fā)動機(jī)技術(shù)。

特別是在內(nèi)存集成方面，臺積電特別強(qiáng)調(diào)CoW-SoW在HBM4(第四代高帶寬內(nèi)存)上的潛力。憑借其2048位超寬接口，HBM4有望處理AI和HPC工作負(fù)載對高帶寬、低延遲內(nèi)存的迫切需求，并與邏輯芯片緊密集成。這種集成方式不僅大大提高了數(shù)據(jù)傳輸速度，而且有效降低了功耗，為計算密集型應(yīng)用的持續(xù)增長提供了理想的解決方案。

關(guān)于功率提升，未來的AI加速器可能需要1000多瓦的功率，這對封裝中的功率傳輸提出了巨大的挑戰(zhàn)。集成穩(wěn)壓器將有助于解決這些問題。臺積電開發(fā)了一種高密度電感器，這是開發(fā)這種穩(wěn)壓器所需要的關(guān)鍵部件。因此，單片PMIC和電感器可以提供5倍的功率傳輸密度(與PCB相比)。

未來應(yīng)用前景

另外，還有許多需要先進(jìn)封裝技術(shù)支持的創(chuàng)新應(yīng)用。

增強(qiáng)現(xiàn)實(shí)眼鏡就是一個新產(chǎn)品的例子，這類設(shè)備所需的部件包括超低功耗Cpu、高分辨率攝像頭用于AR感知，內(nèi)嵌式非易失性存儲器用于代碼存儲。(eNVM)、大型主Cpu用于空間計算。、近眼顯示引擎，WiFi/藍(lán)牙用于低延遲射頻，數(shù)字密集型電池管理集成電路用于低功耗充電。(PMIC)。該產(chǎn)品將為復(fù)雜性和效率設(shè)定新的標(biāo)準(zhǔn)。

雖然無人駕駛汽車備受關(guān)注，但人形機(jī)器人的需求也備受關(guān)注。它需要大量先進(jìn)的硅片。將所有這些芯片集成到高密度、高能效的包裝中的能力也很重要。

本文來自微信公眾號“半導(dǎo)體產(chǎn)業(yè)縱橫”（ID：ICViews），作者：ICVIEWS編輯部，36氪經(jīng)授權(quán)發(fā)布。

本文僅代表作者觀點(diǎn)，版權(quán)歸原創(chuàng)者所有，如需轉(zhuǎn)載請在文中注明來源及作者名字。

免責(zé)聲明：本文系轉(zhuǎn)載編輯文章，僅作分享之用。如分享內(nèi)容、圖片侵犯到您的版權(quán)或非授權(quán)發(fā)布，請及時與我們聯(lián)系進(jìn)行審核處理或刪除，您可以發(fā)送材料至郵箱：service@tojoy.com