在2025年國際電子器件會議（IEDM）上，臺積電首次展示了基于互補場效應(yīng)晶體管（CFET）技術(shù)的集成電路運行成果，標志著該技術(shù)從器件級優(yōu)化邁向電路級集成的關(guān)鍵性轉(zhuǎn)變。

根據(jù)IEDM官方預(yù)告，臺積電此次公布兩項里程碑成果：首款全功能101級3D單片CFET環(huán)形振蕩器（RO），以及全球最小的6T SRAM位單元，該單元同時實現(xiàn)高密度與高電流設(shè)計。

基于此前納米片單片CFET工藝架構(gòu)，臺積電團隊引入多項創(chuàng)新集成技術(shù)：將柵極間距縮小至48nm以下，采用納米片切割隔離（NCI）技術(shù)實現(xiàn)相鄰FET隔離，在6T SRAM位單元中通過對接接觸（BCT）互連技術(shù)完成反相器交叉耦合。電學(xué)分析對比兩種環(huán)形振蕩器布局，重點驗證了6T位單元對性能及SRAM器件穩(wěn)定性的影響。

臺積電CFET技術(shù)新進展

CFET通過垂直堆疊n溝道與p溝道FET（CMOS核心組件）提升晶體管密度，理論上比當(dāng)前先進納米片F(xiàn)ET密度提升近一倍。但技術(shù)難度極高：納米片F(xiàn)ET制造已極具挑戰(zhàn)，而CFET需將其單片垂直堆疊，工藝復(fù)雜度進一步增加。此前CFET研發(fā)多限于器件級，去年IEDM上臺積電曾展示CFET反相器原型，此次則實現(xiàn)電路級集成突破。

臺積電研發(fā)團隊制作了兩類集成電路原型：邏輯電路基礎(chǔ)的環(huán)形振蕩器，以及存儲電路核心的SRAM單元。其中環(huán)形振蕩器規(guī)模達800-1000個晶體管，由使能NAND元件與100個反相器組成101級結(jié)構(gòu)，工作電壓范圍0.5V-0.95V，電壓升高時振蕩頻率提升、波動減小。

SRAM單元采用6晶體管配置，分為高密度（HD）型與高電流（HC）型，均驗證可正常工作。HD型面積比同設(shè)計規(guī)則納米片F(xiàn)ET單元小30%，比HC型小20%；HC型讀取電流為HD型1.7倍。HD型工作電壓0.3V-1.0V，0.75V時讀取靜態(tài)噪聲容限（RSNM）135mV、讀取電流17.5μA、寫入容限（WM）265mV，參數(shù)仍有優(yōu)化空間。SRAM的交叉耦合結(jié)構(gòu)需通過BCT接觸點實現(xiàn)上下FET互連。

此外，臺積電在二維溝道材料晶體管領(lǐng)域也有進展，展示了類似N2技術(shù)的堆疊納米片單層溝道晶體管電性能，及匹配良好的N/P溝道器件組成的1V工作反相器。未來還計劃研發(fā)新型互連技術(shù)，包括銅互連的過孔方案優(yōu)化、新型阻擋層，以及氣隙金屬材料、插層石墨烯等，以降低電阻與耦合電容。

全球芯片巨頭CFET布局

三星、英特爾等企業(yè)也在積極推進CFET研發(fā)：

英特爾是最早展示CFET的廠商，2020年IEDM發(fā)布早期版本，2023年推出改進型反相器。其采用背面供電技術(shù)，允許硅片上下同時布置互連線，簡化底部晶體管連接，實現(xiàn)60nm接觸多晶硅間距（CPP）的反相器，尺寸僅為傳統(tǒng)CMOS反相器的50%。

三星展示了48nm與45nm CPP的CFET器件（英特爾為60nm），雖為單個器件而非完整反相器，但較小尺寸原型性能下降幅度可控，團隊認為可通過工藝優(yōu)化解決。三星采用干法刻蝕替代濕法刻蝕實現(xiàn)源漏隔離，良率提升80%，并通過底部接觸方式節(jié)省空間，每個成對器件使用單個納米片（英特爾為三個），研究人員稱增加納米片數(shù)量可提升性能。2024年IEDM上，三星與IBM研究院聯(lián)合展示階梯式溝道設(shè)計的單片堆疊FET，通過下層寬溝道降低堆疊高度，緩解高縱橫比制造挑戰(zhàn)。

CFET：半導(dǎo)體微縮的必經(jīng)之路

行業(yè)專家認為，在CFET普及前，納米片架構(gòu)將經(jīng)歷三代發(fā)展，期間CMOS元件（如SRAM）尺寸縮小可能停滯。比利時微電子研究中心（imec）預(yù)測，2032年工藝節(jié)點微縮速度放緩，將迫使行業(yè)依賴芯粒與先進封裝技術(shù)，而CFET是繼續(xù)實現(xiàn)邏輯電路與SRAM微縮的關(guān)鍵路徑，有望超越1納米節(jié)點。

不過CFET商業(yè)化仍面臨挑戰(zhàn)：供電架構(gòu)設(shè)計復(fù)雜，高縱橫比結(jié)構(gòu)增加制造難度，可能導(dǎo)致工藝復(fù)雜度與成本上升。臺積電強調(diào)，需謹慎選擇集成方案以降低復(fù)雜度，減少新材料與工藝需求，并盡早開展EDA工具開發(fā)以應(yīng)對設(shè)計變更。

盡管CFET技術(shù)潛力巨大，但仍需時間突破技術(shù)瓶頸，預(yù)計2030年代才能實現(xiàn)邏輯與存儲領(lǐng)域的實際應(yīng)用。

本文來自微信公眾號“半導(dǎo)體行業(yè)觀察”（ID：icbank），作者：編輯部，36氪經(jīng)授權(quán)發(fā)布。

本文僅代表作者觀點，版權(quán)歸原創(chuàng)者所有，如需轉(zhuǎn)載請在文中注明來源及作者名字。

免責(zé)聲明：本文系轉(zhuǎn)載編輯文章，僅作分享之用。如分享內(nèi)容、圖片侵犯到您的版權(quán)或非授權(quán)發(fā)布，請及時與我們聯(lián)系進行審核處理或刪除，您可以發(fā)送材料至郵箱：service@tojoy.com