電子發(fā)燒友網(wǎng)報告（文 / 梁浩斌）CoWoP（Chip on Wafer on PCB）封裝近期在業(yè)界突然熱度大增，原因是此前英偉達泄露的一份PPT顯示，英偉達會對GB100芯片進行CoWoP封裝驗證，并計劃與臺積電的CoWoS同步雙線推進，未來在GR150芯片項目中同時采用這兩種封裝方案。

不過，郭明錤近日發(fā)文指出，CoWoP導(dǎo)入SLP（Substrate - Level PCB基板級PCB）面臨的挑戰(zhàn)遠超2017年蘋果量產(chǎn)應(yīng)用SLP的情況，2028年實現(xiàn)量產(chǎn)是較為樂觀的預(yù)期。而臺積電的另一個封裝技術(shù)CoPoS，旨在解決CoWoS難以大規(guī)模量產(chǎn)的問題，預(yù)計也在2028年后量產(chǎn)，相比之下，CoWoP要在2028年量產(chǎn)的目標不太現(xiàn)實。

CoWoP、CoWoS、CoPoS這些名詞可能讓人有些混淆，那么這幾種封裝技術(shù)各有什么特點和優(yōu)勢？為何各家都在推進新型封裝呢？

首先來了解CoWoS。CoWoS即芯片 - 晶圓 - 基板封裝，由臺積電主導(dǎo)開發(fā)。其核心是借助一個“硅中介層”，把邏輯芯片（如CPU、GPU）和高帶寬存儲芯片（如HBM）封裝在同一模塊中，實現(xiàn)多芯片的高密度集成。

過去，HBM通常通過PCB上的布線與CPU/GPU通信，但由于PCB布線的物理限制，兩者間的傳輸帶寬遇到了瓶頸。

通過將GPU/CPU和HBM堆疊放置在硅中介層上進行封裝，硅中介層作為核心的互聯(lián)樞紐，利用TSV（硅通孔）和精細布線實現(xiàn)芯片間的高速信號傳輸，帶寬遠超傳統(tǒng)的引線鍵合，極大提升了芯片間的通信帶寬。

然而，CoWoS也存在致命問題，首要的是成本高昂。硅中介層是CoWoS封裝的核心，通過硅晶圓 + 光刻等步驟制造，若要集成更多的HBM，就需要更大面積的硅中介層。大家都知道，晶圓上單個裸片面積越大價格越貴，而且封裝過程涉及多次光刻和鍵合等工序，進一步降低了良率，拉高了成本。

所以，CoWoS長期面臨成本高且難以大規(guī)模量產(chǎn)的問題。

CoPoS（芯片 - 面板 - 基板封裝）同樣來自臺積電，實際上，這是臺積電為解決CoWoS量產(chǎn)瓶頸而推出的封裝技術(shù)。大摩在近期研報中稱，臺積電已啟動建設(shè)310 mm2 Panel - Level chiplet先進封裝試產(chǎn)線（即CoPoS先進封裝體系）。

與CoWoS相比，CoPoS主要是將硅中介層換成有機中介層，基板采用玻璃基板。雖然互聯(lián)密度不如CoWoS的硅中介層，但面板面積大、可利用率高，能有效解決產(chǎn)能問題，成本也更低，適合大規(guī)模量產(chǎn)。

英偉達的CoWoP可以理解為，相較于CoWoS直接去除了基板，將中介層裝配到PCB上，大幅簡化了結(jié)構(gòu)，同時信號路徑最短，熱設(shè)計靈活性更好，理論上成本最低。但明顯的問題是，這項技術(shù)對PCB廠商的生產(chǎn)精度要求極高，對于當前的PCB產(chǎn)業(yè)而言，需要產(chǎn)業(yè)鏈上下游整體革新才能實現(xiàn)量產(chǎn)，這對供應(yīng)鏈是個較大考驗。

同時，PCB的線寬也有限制，實際互連帶寬效果仍有待驗證?？傮w來看，CoWoP仍處于技術(shù)探索階段，但近年來，PCB與芯片的集成確實有了越來越多的探索，比如埋容技術(shù)，將電容嵌入PCB內(nèi)部，節(jié)省空間、降低厚度，提高信號完整性。

更多熱點文章閱讀

點擊關(guān)注 星標我們

將我們設(shè)為星標，不錯過每一次更新！

喜歡就獎勵一個“在看”吧！

本文僅代表作者觀點，版權(quán)歸原創(chuàng)者所有，如需轉(zhuǎn)載請在文中注明來源及作者名字。

免責(zé)聲明：本文系轉(zhuǎn)載編輯文章，僅作分享之用。如分享內(nèi)容、圖片侵犯到您的版權(quán)或非授權(quán)發(fā)布，請及時與我們聯(lián)系進行審核處理或刪除，您可以發(fā)送材料至郵箱：service@tojoy.com