臺積電，顛覆封裝？
近年來，人工智能已經(jīng)完全點(diǎn)燃了GPU，并且作為其背后的支撐力量。臺積電CoWoS封裝技術(shù)也在蓬勃發(fā)展。
大家都知道，多年來，GPU絕對領(lǐng)先的英偉達(dá)一直是臺積電的重要合作伙伴，但是 AI 在領(lǐng)域最初的熱潮之后，NVIDIA 進(jìn)一步加深了與臺積電的合作?，F(xiàn)在，雙方的合作關(guān)系已經(jīng)發(fā)展到一定程度。除臺積電外，英偉達(dá)CEO黃仁勛甚至說，NVIDIA 別無選擇，尤其是在那里 CoWoS 領(lǐng)域。"這個封裝技術(shù)很先進(jìn)，很抱歉，目前我們還沒有別的選擇。”黃仁勛說。
這項(xiàng)技術(shù)也給臺積電帶來了很多好處。有消息稱，他們甚至超越了太陽和月光，成為世界上最大的測試玩家。然而，他們并沒有停止，這幾年企業(yè)的CoWoS產(chǎn)能也有了很大的擴(kuò)張。與此同時，一些新的技術(shù)變化正在悄然發(fā)生。
CoWoS的演變瓶頸
在半導(dǎo)體行業(yè)觀察之前的文章《瘋狂的CoWoS》中，我們對臺積電的CoWoS有著深刻的描述。但是在這里，我們應(yīng)該注意一點(diǎn)，那就是英偉達(dá)在最新的Blackwelll。 更多的CoWoS將用于系列產(chǎn)品。-L 包裝生產(chǎn)能力，降低 CoWoS-S 封裝產(chǎn)能。
據(jù)路透社報道，黃仁勛在日月光科技子公司硅產(chǎn)品精密工業(yè)有限公司（SPIL）“隨著我們進(jìn)入Blackwell，我們將主要使用Blackwell，”在新聞發(fā)布會上舉行的先進(jìn)封裝工廠正式啟用。 CoWoS-L 封裝?！?”“當(dāng)然，我們?nèi)匀辉谏a(chǎn)。 Hopper 封裝，Hopper 還可以使用封裝 CowoS-S 封裝。我們還將把 CoWoS-S 包裝產(chǎn)能轉(zhuǎn)化為 CoWoS-L 封裝。所以，我們不是要降低產(chǎn)能，而是要提高產(chǎn)能。 CoWoS-L 包裝能力?！?/p>
這一決定背后的一個重要原因是基于這一決定 Blackwell 架構(gòu)的 B200和NvidiaB100 GPU 需要兩個計(jì)算芯片，并且需要 10 TB/s 相互連接的帶寬。而臺積電的 CoWoS-L 該技術(shù)已經(jīng)實(shí)現(xiàn)了這一點(diǎn)，該技術(shù)采用了局部硅互連 (LSI) 橋接裝置及重分布層 (RDL) 有機(jī)中介層。
CoWoS臺積電-L
但是，我們也必須認(rèn)識到，隨著芯片尺寸的不斷增加，例如 AI 可以實(shí)現(xiàn)芯片尺寸 80x84 mm，一塊 12 這種芯片只能容納四個英尺晶圓。另外，超大型CoWoS封裝面臨著與基板尺寸和排熱相關(guān)的考驗(yàn)。例如，5.5倍光罩的版本需要100x100毫米的基板，而9倍光罩的版本則超過120x120毫米。大型基板將影響系統(tǒng)設(shè)計(jì)和數(shù)據(jù)中心設(shè)備，尤其是在電源和制冷系統(tǒng)方面。就功耗而言，高性能處理器每個機(jī)架的功耗可達(dá)數(shù)百KW，這使得液冷和浸入式冷卻技術(shù)能更有效地管理排熱。
同時，臺積電過去也在CoWoS中使用助焊劑。助焊劑的作用是提高連接芯片與中介層微沉孔的附著力，防止形成氧化膜，降低鍵合質(zhì)量。然而，CoWoS 逐漸演變成一個使用助焊劑越來越困難的環(huán)境。沉孔鍵合后必須清除(清洗)助焊劑，但隨著中介層尺寸的增大，在中心積聚的助焊劑很難完全清除。若有助焊劑殘留，可影響芯片的穩(wěn)定性。
事實(shí)上，臺積電也專注于解決這一問題。
例如，據(jù)報道，臺積電正在積極探討無助焊劑鍵合技術(shù)在CoWoS中的應(yīng)用。報告指出，臺積電去年在提高CoWoS良率方面遇到困難后，不得不專注于替代技術(shù)，包括無助焊劑鍵合。
半導(dǎo)體行業(yè)人士此前透露，“臺積電現(xiàn)在正在進(jìn)口少量無助焊劑鍵合機(jī)，并在R&D階段進(jìn)行評估”，“我們預(yù)計(jì)今年年底將完成測試”。
就中介層的尺寸而言，截至 2023 年，臺積電 CoWoS 中介層在封裝中的寬度是 80x80mm。大概比光罩大 3.3 倍。根據(jù)臺積電計(jì)劃，到2026年，將推出具有臺積電的計(jì)劃。 5.5 雙掩模尺寸 CoWoS-L 。有創(chuàng)紀(jì)錄的 9.5 雙掩模尺寸，集成 12 HBM 堆棧的 CoWoS 也有望于 2027 年推出。另一種叫SoW的臺積電路線圖-X (System-on-Wafer)的技術(shù)，與 CoWoS 與之相比，它的性能得到了提高 40 倍，模擬完整的服務(wù)器機(jī)架功能，計(jì)劃在服務(wù)器機(jī)架上。 2027 實(shí)現(xiàn)年度量產(chǎn)。
然而，這并沒有緩解每個人的焦慮，這正是FOPLPLP。（Fan-out panel-level packaging）最近半年被提及的原因之一。我們還在之前的文章《FOPLP襲擊，CoWoS壓力暴增》中介紹了這一點(diǎn)。相關(guān)報道還指出，臺積電在這項(xiàng)技術(shù)上也有布局。
不過最近，另一則新聞透露，臺積電將對CoPoS技術(shù)進(jìn)行下注，并計(jì)劃下注。 2029 每年實(shí)現(xiàn)量產(chǎn)。而且英偉達(dá)，有望成為他們的第一個顧客。
顛覆傳統(tǒng)中介層
CoPoS是Chip-on-Panel-on-相比之下，CoWoS是Substrate的縮寫，Chip-on-Wafer-on-Substrate。整個命名過程都可以看到，就是中間的這個wafer換成了panel。
就技術(shù)而言，CoPoS 本質(zhì)上就是把中介層“面板化”，建立所謂的面板。 RDL(重分布層)，或?qū)⑿酒旁凇懊姘寮墑e” RDL “層”上。即使是這樣 510x515 mm面板，還可以容納數(shù)倍于數(shù)倍的面板 300 芯片數(shù)量為mm晶圓。
就臺積電而言，CoPoS本質(zhì)上是CoWoS-L和CoWoS-L。CoWoS-R的方形面板演變，用矩形基板代替?zhèn)鹘y(tǒng)的圓形晶圓。據(jù)悉，矩形設(shè)計(jì)尺寸為310x310mm，比傳統(tǒng)圓形晶圓提供了更大的可用基板空間，從而提高了產(chǎn)量效率，降低了成本。
根據(jù)臺灣媒體報道，臺積電位于嘉義。 AP7 工廠正逐步成為下一代先進(jìn)封裝的關(guān)鍵樞紐。該工廠計(jì)劃分八個階段進(jìn)行建設(shè)，并將在第四階段開始大規(guī)模生產(chǎn) CoPoS。臺灣媒體進(jìn)一步報道，AP7 第一階段(P1)將作為蘋果的特殊用途。 WMCM(多芯片模塊)基地，而第二階段和第三階段則致力于改進(jìn) SoIC 的產(chǎn)量。值得注意的是，該報告稱，AP7 沒有計(jì)劃生產(chǎn) CoWoS，而是要保留在這里 AP8，該廠由群創(chuàng)光電的舊廠改造而成。
聰明的你一定會發(fā)現(xiàn)，不管是FOPLP還是COPOS，都與面板有關(guān)，那么這兩者又有什么不同呢？
第一，如上所述，F(xiàn)OPLP(扇形面板級封裝)和 CoPoS(基板上面板芯片封裝)全部采用大面板基板封裝。然而，它們在架構(gòu)和應(yīng)用上存在著顯著的差異，尤其在中介層面。（interposer）使用方面。FOPLP 這是一種不需要中介層封裝的方法，芯片直接再次分布在面板基板上，并通過重分布層進(jìn)行封裝。 (RDL) 進(jìn)行互連。這種方法成本低，I/O 具有密度高、尺寸靈活等優(yōu)點(diǎn)，適合邊緣 AI、中端移動終端和集成密度適中 ASIC 等應(yīng)用。
相比之下，CoPoS 利用中介層，可以實(shí)現(xiàn)更高的信號完整性和穩(wěn)定的功率傳輸——它集成了多個高性能、高功率芯片(例如 GPU 和 HBM）時間非常重要。中介層的出現(xiàn) CoPoS 高端數(shù)據(jù)傳輸更適合需要大規(guī)模封裝和高速數(shù)據(jù)傳輸?shù)母叨恕?AI 和 HPC 系統(tǒng)。
另外，據(jù)了解。CoPoS 中介材料正從傳統(tǒng)的硅轉(zhuǎn)變?yōu)椴Ａ?，從而提供更高的成本效率和熱穩(wěn)定性。
數(shù)據(jù)顯示，與傳統(tǒng)有機(jī)基板相比，玻璃芯基板具有更好的互連密度、更靈活的信號線路和更少的信號線路。 RDL 層數(shù)、較高的帶寬密度和較低的一次數(shù)據(jù)傳輸功耗。特別值得注意的是，選擇 TGV(玻璃埋孔)技術(shù)，消耗極小，而且材料的平面度，CTE(熱膨脹系數(shù))、剛度，吸水，傳熱等特性都比較理想。另外，它還具有優(yōu)良的機(jī)械和電氣特性，以及光傳輸應(yīng)用的潛力。
它也是臺積電的將軍 CoPoS 定位為未來 CoWoS-L 其中一個潛在的替代品。據(jù)悉，未來CoPoS封裝市場將鎖定AI等高級應(yīng)用，其中選擇CoWoS-R制程的鎖定博通，CoWoS-L是英偉達(dá)和超微的目標(biāo)服務(wù)。
據(jù)業(yè)內(nèi)分析，CoPoS在AI中放棄了傳統(tǒng)的圓形晶圓，將芯片直接排列在大型方形面板基板上，大大提高了產(chǎn)能和面積利用率。CoPoS的封裝結(jié)構(gòu)更具彈性，適合多樣化芯片的尺寸和應(yīng)用需求。、在高效率計(jì)算領(lǐng)域，5G具有很強(qiáng)的競爭力。
寫在最后
雖然有很多好處，但是我們要明白，如果一項(xiàng)看上去不錯的技術(shù)還沒有普及，那一定是因?yàn)樗€有一些缺點(diǎn)還沒有得到客戶的認(rèn)可。
例如，從圓形封裝技術(shù)到方形封裝技術(shù)的轉(zhuǎn)變，需要投入大量的材料和設(shè)備研發(fā)。為了實(shí)現(xiàn)高精度的導(dǎo)體圖案，需要克服翹曲、勻稱等問題，因?yàn)檫@將是良率的挑戰(zhàn)。此外，客戶對RDL 線距/間隔要求為10。μm 縮小到 5μm，甚至 2μm、1μm，這就要求供應(yīng)商在RDL 在布局上取得新的突破。
總而言之，未來是可以期待的，仍然需要努力。
本文來自微信公眾號“半導(dǎo)體行業(yè)觀察”（ID：icbank），作者：穆梓，36氪經(jīng)授權(quán)發(fā)布。
本文僅代表作者觀點(diǎn)，版權(quán)歸原創(chuàng)者所有，如需轉(zhuǎn)載請?jiān)谖闹凶⒚鱽碓醇白髡呙帧?/p>
免責(zé)聲明：本文系轉(zhuǎn)載編輯文章，僅作分享之用。如分享內(nèi)容、圖片侵犯到您的版權(quán)或非授權(quán)發(fā)布，請及時與我們聯(lián)系進(jìn)行審核處理或刪除，您可以發(fā)送材料至郵箱：service@tojoy.com